



FIG. 1








FIG. 4




FIG. 5

SDRAM Controller Pin	M1 Top Pin	SDRAM Controller Pin	M1 Top Pin
SDRAM_A0	A0	SDRAM_DQ0	D0
SDRAM_AI	Al	SDRAM_DQ1	DI
SDRAM_A2	A2	SDRAM_DQ2	D2
SDRAM_A3	A3	SDRAM_DQ3	D3
SDRAM_A4	A4	SDRAM_DQ4	D4
SDRAM_A5	A5	SDRAM_DQ5	D5
SDRAM_A6	A6	SDRAM_DQ6	D6
SDRAM_A7	A7	SDRAM_DQ7	D7
SDRAM_A8	A8	SDRAM_DQ8	D8
SDRAM_A9	A9	SDRAM_DQ9	D9
SDRAM_A10	A10	SDRAM_DQ10	D10
SDRAM_A11	All	SDRAM_DQ11	D11
SDRAM_A12	A12	SDRAM_DQ12	D12
SDRAM_A13	A13	SDRAM_DQ13	D13
SDRAM_A14	BA0	SDRAM_DQ14	D14
SDRAM_A15	BAl	SDRAM_DQ15	D15
SDRAM_A16		SDRAM_DQM0	LDM
SDRAM_A17	CS#	SDRAM_DQM1	UDM
SDRAM_CAS_L	CAS#	SDRAM_DQM2	
SDRAM_RAS_L	RAS#	SDRAM_DQM3	
SDRAM_CKE	CKE	SDRAM_DQS0	LDQS
SDRAM_WE_L	WE#	SDRAM_DQS1	UDQS
SDRAM_CLK0		SDRAM_DQS2	
SDRAM_CLK1	CLK	SDRAM_DQS3	
SDRAM_CLK_L0			
SDRAM_CLK_L1	CLK#		

SDRAM Controller Pin	M3 Top Pin	SDRAM Controller Pin	M3 Top Pin
SDRAM_A0	A0	SDRAM DQ0	D0
SDRAM_A1	A1	SDRAM_DQ1	D1
SDRAM_A2	A2	SDRAM_DQ2	D2
SDRAM_A3	A3	SDRAM_DQ3	D3
SDRAM_A4	A4	SDRAM_DQ4	D4
SDRAM_A5	A5	SDRAM_DQ5	D5
SDRAM_A6	A6	SDRAM_DQ6	D6
SDRAM_A7	A7	SDRAM_DQ7	D7
SDRAM_A8	A8	SDRAM_DQ8	D8
SDRAM_A9	A9	SDRAM_DQ9	D9
SDRAM_A10	A10	SDRAM_DQ10	D10
SDRAM_A11	All	SDRAM_DQ11	D11
SDRAM_A12	A12	SDRAM_DQ12	D12
SDRAM_A13	A13	SDRAM_DQ13	D13
SDRAM_A14	BA0	SDRAM_DQ14	D14
SDRAM_A15	BAl	SDRAM_DQ15	D15
SDRAM_A16		SDRAM_DQM0	
SDRAM_A17	CS#	SDRAM_DQM1	
SDRAM_CAS_L	CAS#	SDRAM_DQM2	LDM
SDRAM_RAS_L	RAS#	SDRAM_DQM3	UDM
SDRAM_CKE	CKE	SDRAM_DQS0	
SDRAM_WE_L	WE#	SDRAM_DQS1	
SDRAM_CLK0	CLK	SDRAM_DQS2	LDQS
SDRAM_CLK1		SDRAM_DQS3	UDQS
SDRAM_CLK_L0	CLK#		
SDRAM_CLK_L1			

FIG. 6

SDRAM Controller Pin	M2 Bottom Pin	SDRAM Controller Pin	M2 Bottom Pin
SDRAM_A0	A0	SDRAM_DQ0	D15
SDRAM_A1	Al	SDRAM_DQ1	D14
SDRAM_A2	A2	SDRAM_DQ2	D13
SDRAM_A3	A3	SDRAM_DQ3	D12
SDRAM_A4	A4	SDRAM_DQ4	D11
SDRAM_A5	A5	SDRAM_DQ5	D10
SDRAM_A6	A6	SDRAM_DQ6	D9
SDRAM_A7	A7	SDRAM_DQ7	D8
SDRAM_A8	A8	SDRAM_DQ8	D7
SDRAM_A9	A9	SDRAM DQ9	D6
SDRAM_A10	A10	SDRAM_DQ10	D5
SDRAM_A11	All	SDRAM_DQ11	D4
SDRAM_A12	A12	SDRAM_DQ12	D3
SDRAM_A13	A13	SDRAM_DQ13	D2
SDRAM_A14	BA0	SDRAM_DQ14	DI
SDRAM_A15	BAI	SDRAM_DQ15	D0
SDRAM_A16	CS#	SDRAM_DQM0	UDM
SDRAM_A17		SDRAM_DQM1	LDM
SDRAM_CAS_L	CAS#	SDRAM_DQM2	
SDRAM_RAS_L	RAS#	SDRAM_DQM3	
SDRAM_CKE	CKE	SDRAM_DQS0	UDQS
SDRAM_WE_L	WE#	SDRAM_DQS1	LDQS
SDRAM_CLK0		SDRAM_DQS2	
SDRAM_CLK1	CLK	SDRAM_DQS3	
SDRAM_CLK_L0			
SDRAM_CLK_L1	CLK#		

SDRAM Controller Pin	M4 Bottom Pin	SDRAM Controller Pin	M4 Bottom Pin
SDRAM_A0	A0	SDRAM_DQ0	D15
SDRAM_A1	A1	SDRAM_DQ1	D14
SDRAM_A2	A2	SDRAM_DQ2	D13
SDRAM_A3	A3	SDRAM_DQ3	D12
SDRAM_A4	A4	SDRAM_DQ4	D11
SDRAM_A5	A5	SDRAM_DQ5	D10
SDRAM_A6	A6	SDRAM_DQ6	D9
SDRAM_A7	A7	SDRAM_DQ7	D8
SDRAM_A8	A8	SDRAM DQ8	D7
SDRAM_A9	A9	SDRAM_DQ9	D6
SDRAM_A10	A10	SDRAM_DQ10	D5
SDRAM_A11	All	SDRAM_DQ11	D4
SDRAM_A12	A12	SDRAM_DQ12	D3
SDRAM_A13	A13	SDRAM_DQ13	D2
SDRAM_A14	BA0	SDRAM_DQ14	DI
SDRAM_A15	BA1	SDRAM_DQ15	D0
SDRAM_A16	CS#	SDRAM_DQM0	
SDRAM_A17		SDRAM_DQM1	
SDRAM_CAS_L	CAS#	SDRAM_DQM2	UDM
SDRAM RAS L	RAS#	SDRAM_DQM3	LDM
SDRAM_CKE	CKE	SDRAM_DQS0	
SDRAM WE L	WE#	SDRAM_DQS1	
SDRAM_CLK0	CLK	SDRAM_DQS2	UDQS
SDRAM_CLK1		SDRAM_DQS3	LDQS
SDRAM_CLK_L0	CLK#		
SDRAM_CLK_L1			

FIG. 7

FIG. 8